PATENT ABSTRACTS OF JAPAN

(11)Publication number :

10-284702

(43)Date of publication of application: 23.10.1998

H01L 27/108 (51)Int.CI.

HO1L 21/8242

(21)Application number: 09-090924

(71)Applicant: HITACHI LTD (72)Inventor: WATABE KOZO


(22)Date of filing: 09 04 1997

SHIGENIWA MASAHIRO OGISHIMA JUNJI IKEDA NORIAKI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURE THEREFOR THEREOF

(57) Abstract:

PROBLEM TO BE SOLVED: To planarize an interlayer insulating film which insulates an upper layer wiring and a lower layer wiring, without applying thermal stresses. SOLUTION: An interlayer insulating film 35, made of a non-heat melting silicon oxide film, is deposited on an upper layer of a storage capacitance 33, and a resist is formed to cover a region of low altitude and a boundary region of the interlayer insulating film 35. Then, using this resist as a mask, the interlayer insulating film 35 is etched back. In addition, the interlaver insulating film 35 is polished by a CMP(chemical mechanical polishing) method to selectively polish a protrusion 38, thus planarizing the interlayer insulating film 35. In this polishing, the position of an end of the resist in the boundary region is controlled, thus limiting the distance L to not more than 10 um or the ratio of distance L/height H to not less than 1,



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特期平10-284702

(43)公開日 平成10年(1998)10月23日

(51) Int.Cl.* H 0 1 L 27/108

21/8242

識別配号

F i

HOIL 27/10

621A 681F

審査請求 未請求 請求項の数9 OL (全19頁)

(21)出願書号
(22)出願日

特膜平9-90924 平成9年(1997)4月9日 (71)出職人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目 6 書地

(72)発明者 雑部 浩三

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内

(72) 発明者 茂庭 昌弘

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部內

(72)発明者 获島 津史

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内


(74)代理人 弁理士 筒井 大和

最終頁に続く

(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57) 【要約】

【裁婚】 上級の配線と下層の配線とを絶縁する層間絶 練販を熟ストレスを加えることなく平坦化する。 【解疾手段】 蓄積容量33の上層に非熱解離性のシリ コン酸化膜からなる層間絶線度35を堆積し、層間絶線 度35の標高の低い領域および境界領域を優うようにレ ジスト37を形成する。次に、レジスト37をマスクと して、層間絶線度35をエンデバックする。さらに、層 耐能線候35をCMP法により邪産し、突起第38を道 実的に研練した間隔絶線項35を平坦化する。この際、 境界領域におけるレジスト37の端部の位置を制御し、 距離しを10pm以内あるいは距離しが高さ日の比を1 以上とする。



【妹幹様女の新聞】

【請求項1】 半導体基板の主面に形成された半導体集 精回路素子の上層に、前記半導体集積回路素子を構成す る部材に起因して形成された面積の大きな大面積凸パタ ーンを含む層間絶縁膜を堆積し、前記層間絶縁膜の表面 を並用ルオス丁和を含む単遊休集時間整装置の製造方法

前記大面積凸パターン以外の領域および境界領域を覆う フォトレジストを形成し、前記フォトレジストをマスク として前記階間絶縁膜の前記大面積凸パターンの領域を エッチングする第1の工程。

および、前記フォトレジストを除去した後、前記層間絶 緑際の表面をCMP法により研磨する第2の工程、

を含むことを特徴とする半導体集積回路装置の製造方 徘

【請求項2】 請求項1記載の半導体集積回路装置の製 造方法であって

輸記半導体集積回路装置は、メモリ情報である蓄積電荷 を保持する蓄積容量がビット線の上層に形成されたDR AMを含み、前記層間絶縁膜は、前記蓄積容量の上層に 形成され、前記蓄積容量に起因して形成された大面積凸 パターンを含むものであることを特徴とする半導体集積 同路装置の制造方法。

【請求項3】 請求項1記載の半導体集積回路装置の製 浩方法であって.

前記層間絶級際は、高密度に配置されたMISFETの ゲート散極または配線の上層に形成され、前配層間絶縁 膜が前記ゲート電極または配線の間を埋め込むことによ り形成された大面積凸パターンを含むものであることを 特徴とする半導体集積回路装置の製造方法。

【請求項4】 請求項1、2または3記載の半導体集積 回路装置の製造方法であって、

前記境界領域は、前記大面積凸パターンの立ち上がり部 から前記大面積凸パターンの凸部の方向に10μmの節 囲であることを特徴とする半導体集積回路装置の製造方 狭.

【請求項5】 請求項1、2、3または4記載の半導体 集積回路装置の製造方法であって、

前記第1の工程によって形成された前記境界領域におけ る前記層間絶縁膜の突起状部分は、その幅に対する高さ の比が1以下であることを特徴とする半導体集積回路装 置の製造方法。

【請求項6】 請求項1、2、3、4または5記載の半 導体集積回路装置の製造方法であって、

前記第1および第2の工程の前に形成される前記半導体 集積回路素子を構成する部材には、耐熱性の低い部材が 含まれることを特徴とする半導体集積回路装置の製造方 法.

【請求項7】 半導体基板の主面に形成された半導体集

であって

前記層開絶縁膜は、前記半導体集積回路素子を構成する 部材に起因して形成された面積の大きな大面積凸パター ンを 前記大面積凸パターン以外の領域お上び境界領域 を覆うフォトレジストをマスクとしてエッチングし、前 紀エッチングにより形成された前記境界領域の容記部を 含む前記層間絶縁膜をCMP法により研磨して平坦化さ れたものであり、前記半導体集積回路素子には、金属主 たは金属化合物からなる部材が含まれていることを特徴 10 とする半導体集積回路装置。

【請求項8】 請求項7記載の半導体集積回路装置であ 27

前記部材は、タングステン、タングステンシリサイド、 チタンまたは窒化チタンからなるゲート電極である第1 の構成.

タングステン、タングステンシリサイド、チタンまたは____ 窓化チタンからなるDRAMのビット線である第2の構

酸化タンタルからなる蓄積容量の容量絶縁膜である第3 20 の構成.

タングステン、タングステンシリサイド、チタンまたは 窒化チタンからなる蓄積容量のプレート電極である第4

タングステン、タングステンシリサイド、チタン、変化 チタン アルミニウムまたけ細からなる接続孔に形成さ れた接続部材である第5の構成、

タングステン、タングステンシリサイド、チタン、窒化 チタン、アルミニウムまたは銅からなる配線である第6 の構成

30 の何れかの構成を有することを特徴とする半導体集積回 路装置.

【請求項9】 請求項7または8記載の半導体集積回路 生器であって

前記層間絶縁際は、熱非溶融性のシリコン酸化膜とする ことを特徴とする半導体集積回路装置。

【発明の詳細な説明】

100011

【発明の属する技術分野】本発明は、半導体集積回路装 置およびその製造技術に関し、特に、その製造工程に層 40 間絶経際の平坦化工程を含む半導体集積回路装置に適用 して有効な技術に関するものである。

[0002]

【従来の技術】近年の大容量DRAM (Dynamic Random Access Memory) においては、メモリセルの微細化に伴 う情報警稽用容量素子 (キャパシタ) の警稽電荷量の減 少を補うために、情報蓄積用容量素子をメモリセル選択 用MISFETの上部に配置するスタックド・キャパシ タ構造が採用され、そのために発生するメモリアレイと 周辺回路との間のほぼ情報落積用容量素子の高さ分に相 積回路素子を覆う層間絶縁膜を含む半導体集積回路装置 50 当する段差(標高差)の解消が問題となる。つまり、こ

のような段差の存在により、フォトリソグラフィ時のフォーカスマージンの低下の他に、段差部における配線のショートあるいは断線の問題が生じる。

【0003】このような情報蓄積用容量素子の高さ分に相当する段差を解消する技術として、たとえば、特調学
ー122654号公報に記載されているように、BPSG(8bron-doped Phospho Silicate Glass) 腰のリフローによる平坦化とスピンオングラス際による平坦化とを組み合わせて設差の低波を図る技術が知られている。また、公知にこれた技術ではないが、本出職人と同一の出顧人の出願である特徴半8-154589号出題の別郷書に記載されているように、メモリセル領域に情報蓄積和含量集予を形成した後、これを優うBPSG腰を埋積し、メモリセル領域のBPSG腰をエッチバックするとともにリフローすることによりBPSG腰を平坦化する技術がある。

【0004】一方、半導体集積回路装置の最小加工寸法 の減少に伴ってステッパの高性能化が必要となり、レン 期間に軽の様と路光接長の短度化が進むでいる。そ の結果、腐光光学系の無点原度が浅くなり、被加工表面 の僅かな凹凸も問題となる。この結果、被加工表面の程 担化はデバイスプロセス上重要な技術課題となってい 。しから上記の平坦化は、段差上に形成される配線の 断線を防止するために必要とされる段差形状の緩和を目 的とした平坦化ではなく、グローバルな平坦化つまり完 を採用化物要求されるものである。

【0005】表面平型使の技術としては、たとえば、平 成5年10月26日、工業調査会発行、「やさしいUL SI技術」、p155~p164に配載されているよう に、SOG (Spin On Glass)援あるいは近畿点ガラスの 参布および容融による強令法、ガラスフローによる熱処 理法、CVD (Chemical Vapor Deposition)の表面反応 メカニズムを適用して自己平坦化させる方法等が知られ ている。

【0001また、実用的に完全なグローバル平場化を 実現できる可能性のある技術として、たとえば、平成 年5月1日、工業調査会発行、電子材料 1996年 5月号、p22~p27に配載されているように、エッ チバック治およびCMP 法が知られている。エッチバッ 分法は、フォトレジストを犠牲族にしたもの、SOG膜 を用いたもの、自己平坦化CVD膜を用いたもの等が知 られているが、プロセスの複雑を、コスト、パーティク ルによる歩宿まり低下が問題となり、CMP(Chemical Mechanical Polishing)法は前道エッチバック法に生ず る問題は比較的少なく、エッチバック法との比較におい て総合的に優れたプロセスであるとの認識が一般に形成

[0007]

【発明が解決しようとする課題】しかしながら、DRA Mの情報蓄積用容量素子に起因する段差の低減では、前 記等開平7-122654号公権に記載の技術は、例え ば前途したスタックド・キャバシタ構造のDRAMのメ モリアレイ上に形成される第1層目の配線とその上層に 形成される第2層目の配線との間の層間絶縁膜を十分に 平坦化することができない。

【0008】これは、上記DRAMの場合、メモリアレイ上に形成される第1階目の配像と周辺回路上に形成される第1階目の配線と周辺回路上に形成される第1階目の配線との間に、ほば情報事類別等量素子の高さ分に相当する段差が生じているため、第1階目の配線上に堆積した開間絶縁様のエンテゲック量を多くすると、高段差部であるメモリアレイ上に形成された第1階目の配線が備削絶縁様の表面に露出してしまうからである。

【009】この場合、層間絶縁腰の腹厚を十分に厚く すれば、メモリアレイ上の配線を選出させることなく平 地化を行うことが可能となるが、このようにすると、低 段差部である周辺回路上に形成された第1層目の配線と その上層に形成される第2層目の配線とを接続する接続 孔のアスペクト比が大きくなり、接続孔内における配線 の接線化幅性が低下してしまう。

100101また、前配した特徴平8-154589号 出断の明細書に記載の技術では、BPSG版のリフロー の際に800℃という高度に登れるため、金属あるい は金属化合物等の耐熱性に乏しい材料を用いることができた。 きず、今後の半導体集積回常装置の高性能化に対応する ことができない。

【0011】一方、グローバル平坦化を目指す技術では、SOG機あるいに転離点ガラスの塗布および溶酸による塗布法、ガラスフローによる熱処理法、CVDの表面反応・カニズムを適用して貧三平壌化させる方法は、表面の状態や適用する熱処理等の条件あるいはそれらの加工上の制約から、完全な平現化すなわらグローバル平現化を行うことができない場合が多い。

【0012】また、エッチバック法では、プロセスが複 雑となって、コスト、パーティクルによる歩留まり低下 が問題となり、CMP法では、前記エッチバック法に生 する問題が比較的少なく、比較的優れたプロセスである との認識が一般に形成されつつあるが、その研磨速度が 下地パターンに依存する特性を有し、下地パターンの形 状等によっては、十分な平坦性を確保することができな いという問題がある。すなわち、CMP法では、比較的 微細な凸形状を研磨して平坦化することには優れている が、幅の広い大面積凸形状を完全に平坦化することは難 しい、これは CMP研磨により展開絶級順等の段差パ ターンを研磨する際には、段差パターンに加えられる荷 重は、垂直方向の荷重に加えて段差パターンに隣接する スペース部との間で研磨パッドの変形により生じる水平 方向の荷重が加重され、微細パターンにおいてはこのよ うな水平荷重がかかることにより有効に平坦化が実現さ so れる一方、大面積パターンでは、水平方向の荷重はパタ ーンコーナ部近傍にのみ効果を及ばすこととなり、実質 的な最差拡張としては重値所置のみで実現されることに よる。したがって、大面積水ターンでは微細パターン に北べてその研磨速度が相対的に遅くなり、大面積パター ンと微細パターンとが現在する表面の完全な単現化を実 現することが選しくなる。この配果、その後の工程、た とえばフォトリソグラフィあるいはエッチング等の工程 において十分なプロインマージンがとれず、さらなる微 細化に対ばすることが軽しくなる。

【0013】本発明の目的は、上層の配線と下層の配線とを絶線する層間絶線質を熱ストレスを加えることなく 年組化することのできる技術を提供することになく 【0014】本発明の他の目的は、扇間絶縁腰の平坦化 により、その後のフォトリングラフィ工程でのフォーカ スマージンを向上し、配線の断線あるいは短絡を防止して、半導体集積回路装置の停留まりおよび低額性を向上 するともし前熱性の低い材料を使用して半導体集積回 路装置の性態を向上することができる技術を提供することにある。

【0015】本発明の他の目的は、フォトリソグラフィ 工程でのフォーカスマージンを向上して、高集積化に対 応し、チップサイズを縮小することができる技術を提供 することにある。

【0016】本発明の他の目的は、上層の配線と下層の 配線とを接続する接続孔のアスペクト比を低減すること のできる技術を提供することにある。

【0017】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[8100]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 なのとおりである。

【0019】(1)本条明の半導体集積回該整震の製造 方法は、半導体基板の主面に形成された半導体集積回路 素子の上層に、半導体集積回路素子を構成する部式に起 因して形成された面積の大きな大面積色パターンを含む 個階純緑模を堆積し、層間絶緑板の表面を平地化する工 程を含む半等体集積回路装置の製造方法であって、大面 積色パターン以外の領域および境界領域を覆うフォトレ ジストを形成し、フォトレジストをマスタとして層間絶 線膜の大面部パターンの観光をエッチングを第1 工程、および、フォトレジストを除去した後、層間絶縁 膜の大面部で、フォトレジストを除去した後、層間絶縁 原の表面をCMP法により研修する第2の工程を含むも のである。

【0020】このような半導体集積回路装置の製造方法 によれば、第10工程により大面積パターンをエッチバ ックするため、層間絶線肢の段差を解消し、たとえばメ モリセルアレイと周辺回路領域との間に形成される段差 を無くすことができる。この結果、段差額で発生しやす い記線の影線あるいは短絡を防止し、半導体集積回路装 質の信頼性と歩留まりを向上することができる。また、 段差がなくなることにより、たとえば低い機高的となる 周辺回路領域での扇間絶線膜の限厚を薄くすることができ、接続視の隣口加工を容易にしてその加工マージンを 向上することができる。さらに、段差の解消によりその 後の工程におけるフォトリングラフィのフォーカスマー ジンを向上し、半導体集積回路装置の歩留まり、信頼性 の向上、および微端化に対応することによるチップサイ 70 郊の谷の女図ることが可能となる。

【0021】また。第2の工程によりCMP研磨を行う ため、熱ストレスを加えることなく層間絶縁膜の平坦化 を実現することができる。この第2の工程におけるCM P研磨では、第1の工程において大面積パターンがエッ チバックされているため、微細な凸パターンしか存在せ ず、CMP研磨によりほぼ完全に平坦化することが可能... である。この結果、その後の工程におけるフォトリソグ ラフィの際のフォーカスマージンを向上して半導体集積 回路装置の歩留まり、信頼性の向上、およびチップサイ ズの縮小を図ることが可能となる。また、本工程では、 熟ストレスを加えることがないため、その前の工程で形 成される部材に、金属あるいは金属化合物等の耐熱性の 乏しい材料を用いることができる。このため、配線等に 金属あるいは金属化合物を使用してその導電性を向上 し、半導体集積回路装置の性能を向上することが可能と なる。このような金属系材料を用いることは、高度な微 細化が要求される今後の高性能半導体集積回路装置に要 求される事項であり、そのような高集積高性能半導体集 積回路装置に必要とされる技術の方向にも沿うものであ

20 (2 2 1 なお、前記の大面積パターンは、DRAM のメモリ情報である蓄積電荷を保持する蓄積電量により情報である潜程電荷を保持する蓄積容量により形成される場合がある。時に、蓄積容量の高さが高くなる方向にあり、本発明により段差を解消することは有意義となる。ここで、蓄積容量により形成される大面積パターンは、その他の領域よりも領高が高、形成され、このような大面積パターンを全もが層間絶縁模に、大面積領域における環流の高い部分と、それ以外の一項域における場流の高い部分とと有するものである。よっ

て、段差は標高の高い大面積パターンの領域と標高の低

いそれ以外の領域との原界に形成される。
【0023】また、前記の大面様々ターンは、高密度に配置されたMISFETのゲート電機または直接により 形成される場合がある。すなわち、ゲート電機または最 身が高速度に形成された場合には、層間急機度がゲート 電極または配線の間を埋め込むことにより形成されるた め、その上層の層面跨域度は大面積化パターンが形成さ れ、このような大面積パターンが足の対されるでは良好 に平坦化することが難しいことは前記したとおりであ る。本発明によれば、このような大面積パターンも第1 の工程でエッチバック!.. さらに第2の工程でCMP研 磨することによりほぼ完全なグローバル平坦化を実現す スニレが可能である.

【0024】(2) 本発明の半減体集積回路装置の製造 方法は、前記(1)記載の半導体集積回路装置の製造方 洗であって、境界領域を、大面積凸パターンの立ち上が り部から大面積凸パターンの凸部の方向に10 umの範 囲とするものである。

【0025】前記(1)記載の半導体集積回路装置の製 造方法では、第1の工程において、大面積凸パターン以 外の領域および境界領域にマスクをして大面積凸パター ン領域の層間絶縁膜をエッチバックするものである。し たがって、境界領域には層間絶縁膜の突起部分が形成さ れることとなる。本発明では、境界領域を大面積凸パタ 一ンの立ち上がり部から大面積凸パターンの凸部の方向 に10μmの範囲とすることにより、この突起部分の幅 を10 um以下とするものである。このように、突起部 分の幅を10μm以下とすることにより、第2の工程に おけるCMP研磨でほぼ完全な平坦化を実現することが 可能となる。すなわち、CMP研磨では10μm程度以 下の突起は問題なく研磨できることに基づく。

【0026】また、境界領域における層間絶縁膜の突起 状部分は、その幅に対する高さの比を1以下とすること ができる。このような場合、突起部が極度に細くなるこ とを防止し、突起部の折れを防止することができる。す なわち、突起部に折れが生じた場合には、そのような突 起部分が良好に研磨されないのみならず、折れにより生 じた破片がCMP研磨工程におけるスクラッチの原因と なる恐れがあるが、本発明によればこのような不具合が 生とない

【0027】(3)本発明の半導体集積回路装置の製造 方法は、前記(1)または(2)記載の半導体集積回路 装置の製造方法であって、第1および第2の工程の前に 形成される半導体集積回路素子を構成する部材には、耐 熱性の低い部材が含まれるものである。このように耐熱 性の低い部材を用いることができるのは、本発明の平坦 化工程においては高温を加える勢プロセスを用いる必要 がないためであり、この結果、耐熱性の低い金属あるい は金属化合物を使用して半進体集積回路装置を構成する ことができる。これにより、半導体集積回路装置の性能 を向上することができる。

【0028】(4) 本発明の半導体集積同路装置は、半 導体基板の主面に形成された半導体集積回路素子を覆う 層間絶縁障を含む半導体集積回路装置であって、層間絶 緑膜は、半導体集積回路素子を構成する部材に起因して 形成された面積の大きな大面積凸パターンを、大面積凸 パターン以外の領域および境界領域を覆うフォトレジス トをマスクとしてエッチングし、エッチングにより形成 5o バッドの変形により発生する水平方向の圧力により微細

された境界領域の突起部を含む瞬間絶縁膜をCMP法に 上り研修して平田化されたものであり 半道体集積回路 素子には、金属または金属化合物からなる部材が含まれ ているものである。このような半導体集積回路装置は、 前記した(1)から(3)の製造方法により製造するこ とができる。

【0029】なお、前記部材として、タングステン、タ ングステンシリサイド、チタンまたは窒化チタンからな るゲート電極、タングステン、タングステンシリサイ ド、チタンまたは窒化チタンからなるDRAMのビット 線、酸化タンタルからなる蓄積容量の容量絶縁膜、タン グステン、タングステンシリサイド、チタンまたは変化 チタンからなる萎積容量のプレート電極、タングステ ン、タングステンシリサイド、チタン、変化チタン、ア ルミニウムまたは鋼からなる接続孔に形成された接続部 材、タングステン、タングステンシリサイド、チタン、...... 変化チタン、アルミニウムまたは鍋からなる配線を示す ことができる。このような部材では、従来用いられてい た多結晶シリコンあるいはシリコン酸化酶およびシリコ 20 ン窒化膜に比べて高い導電率あるいは誘電率を実現する

ができる。 【0030】また、肩間絶縁膜は、熱非溶融性のシリコ ン酸化膜とすることができる。従来は、BPSG膜を用 いてリフローにより平田化を実現していたため、熱溶融 性のシリコン酸化膜を用いざるを得なかったが、本発明 では、リフローを用いる必要がないため、熱非溶験性の シリコン酸化罐を用いることができる。これにより、シ リコン酸化膜の吸湿性を改善して半導体集積回路装置の

ことができ、半導体集積回路装置の性能を向上すること

30 信頼性を向上することができる。 100311

> 【発明の実施の形態】以下 本発明の実施の形態を図面 に基づいて詳細に説明する。なお、実施の形態を説明す るための全図において、同一の機能を有する部材には同 一の符号を付し、その繰り返しの説明は省略する。

【0032】 (実施の形態1) 図1は、本発明の一実施 の形態である半導体集積回路装置の製造方法を適用する DRAMの一例を示した平面図である。

【0033】図1に示すDRAMには、周辺回路領域1 40 6とメモリアレイ領域17とが含まれている。周辺回路 領域16では、回路を構成するMISFET等の素子が 疎に形成されているため、層間絶線膜等素子形成部材を **獨う被膜の表面に形成されるパターンは、μmオーダの** 微細パターンとなるのに対し、メモリアレイ領域17で は、MISFET等の素子が高密度で形成されているた め、前記被膜は素子形成部材間に完全に埋め込まれ、そ の表面に形成されるパターンは数mmオーダの大面積パ ターンとなる。このような微細パターンと大面積パター ンとが混在した被膜をCMP法により研磨すれば、研磨

入される。

9

パターンが効果的に研磨される一方、大面積パターンが 微細パターン程には研磨されず大面積パターン領域の被 研磨販厚が大きくなって平坦性を阻害することは前配し たとおりである。

[0034]また、メモリアレイ領域17には、情報第 利用の蓄積容量が形成されるため、その上層に形成され る層間的経験には、蓄積容量の上部のは薄めの添い領域と それ以外の標高の低い領域が形成され、両領域の境界に 形成される廃差部で配線の耐熱のるいは気管が生じやす くなることも前記したとおりである。なお、場高の高い 領域は、蓄積容量が高速性形成されているため、大面 種がターンの細域をもなっているものである。

【0035】しかし、以下に説明する製造方法を用いれ は、大面積パターンのみをあらかじめエッチバックし、 その後、大面積パターンをエッチバックした残りの突起 部および敷軸パターン解器をCMP研稿することにより 履間絶縁減を平坦化し、その平坦性を向上することが可 酸である。以下、図2~図13を用いて未実施の形態1 の製造方法を説明する。図2~図13は本実施の形態1 の半導体集積回路装置の製造方法の一例をその工程順に 示した断面図である。

【0036】まず、図2に示すように、p形の半導体基 体18を用量し、半導体基体18の主面に残溝兼子分離 傾域19を形成する。さらに、DRAMの選択NISF ETが形成される領域の深い位置にnウェル20を形成 し、その上部にpウェル21を形成し、DRAMの周辺 回路のMISFETが形成される領域にnウェル22お よびpウェル23を形成する。

【0037】浅珠栗子の雑悩終19は、公知のフォトリソグラフィおよびエッチング技術を用いた浅障の形成および浅様の内面を含む半導体基体18の主面上へのシリコン酸化膜を低所でい、このシリコン酸化膜をCMP ロッエル20、リウェル20、リウェル20、リウェル23は、n形の場合にはリンを、p形の場合にはボロンを不穏物としてイオン注入し、熱処理することにより形成することができる。なお、n シェル20は、DRA Mの選択MISFEできる。なり、カウェル20は、DRA Mの選択MISFEできる。なり、カウェル20は、DRA Mのアル20には、DRA Mのアル20にのでは、アイアスを印加して側辺回路等からのノイズの混入を防止して DRA Mの形体質解性を向上でも作用がある。

[0038] 次に、図3に示すように、半導体基体18 部品シリコン優およびシリコン窒化膜を積が地積し、こ 成積層膜をパターニングしてゲート絶縁膜24、ゲート 電梯25、キャップ絶縁限26を形成する。前記積層膜 のパターニングには公知のフェトリッグラランでは対象域 びエッチング技術を用いることができる。その後低濃度 の不無効をゲート環極25をマスクとして自己整合的に イオン在人し、低濃度不穏物半導体領域27を形成す る。さらにゲート環極25の側面にシリコン窓化膜から 10

ならサイドウォール28を形成し、サイドウォール28 をマスクとして自己整合的に不純物を高濃度にイオン往 人し、高濃度不純物学体領域29を形成する。サイド ウオール28の形成は、公知のCVD法によりたとえば シリコン筆化膜を推積し、その後シリコン筆化膜を異方 性エッチングすることにより形成することができる。 濃度不純物半導体領域27に注入される不純物は、pウ エル21およびpウェル23の場合にはたとえばリン、 と業等の「形不純物、nウェル22の場合にはポロン等 10 のp形不純物である。また、高濃度不純物半導体領域2 9は、pウェル21には形成されず、pウェル23には たとえばセ素が、nウェル22にはたとよば却コンがだ

【0039】上記のようにして形成されたMISFET は、pウェル21上に形成されたMISFETはDRA Mのメモリアイ領域17の実験MISFETQ1となっ り、ロウェル22およびpウェル23上に形成されたM ISFETは各・DRAMの周辺回路領域16のp形M ISFETQ5よどの形形MISFETQ1となる。

20 【0040】次に、図4に示すように、半導体基体18 の全面に層間絶縁膜30を堆積する。層間絶縁膜30は たとえばシリコン酸化膜とすることができ、TEOS (テトラメトキシシテン)を用いたCVO法により形成 することができるが、SOG膜を用いてもよい。 【0041】次に、図5に示すように、公知の方法によりDRAMのピット線31、ピット線31と同時に形成 される周辺回路領域の起線32および薄鏡資量33を形

成する。ビット線31および配線32と蓄積容量33と

- は陽関絶縁弱34により絶縁する。 【9042】状に、図6に示すように、蓄積容量33の 上解に蓄容容量33を関う層間絶縁膜35を維積する。 蓄積容量33の上部の層間絶縁膜35は、蓄積容量33 の存在によりその高に相当する分だけ構高が高くなっており、大面積パターンを形成している。また、蓄積容量33の形成されないその他の領域(周辺回路領域)では、層間能縁度35の境高は低くなっており、両領域の 建界軸域には後差36が形成されている。
- 【0043】また、層間純緑膜35は、非熱溶融性のシリコン酸化膜とすることができ、たとえばプラズマCV Dにより形成されたシリコン酸化膜あるいはTEOSを 用いた熱CVDによるシリコン酸化膜とすることができる。このように層間絶積頗35を非熱溶離性のシリコン酸化膜とすることによりBPSG等を用いた場合に比較してその吸湿性を改善し、DRAMの信頼性を向上することができる。
 - 【0044】次に、図7に示すように、層間絶縁腰35 の標高の低い領域および境界領域を覆うようにレジスト 37を形成する。レジスト37の形成は公知のフォトリ ソグラフィ技術を用いることができる。
- 50 【0045】次に、図8に示すように、レジスト37を

11

マスクとして、公知のエッチング技術を用い、層間絶縁 摸35をエッチバックする。このように蓄積容量33の 形成された領域の層間絶縁膜35のみをエッチバックす ることにより、標高の高い領域がなくなり、蓄積容量3 3の形成された領域レぞれ以外の領域との標高がほぼ同 じとなる。その結果、後に説明するCMP研磨工程の後 には、段差36を解消することができ、層間絶縁膜35 の上層に形成される配線の断線あるいは短絡を防止し、 DRAMの歩留まりと信頼性を向上することができる。 【0046】なお、境界領域におけるレジスト37の端 部の位置を制御することにより、図9に示すように距離 Lを制御することが可能である。距離Lは10 m以内 とすることができ、また、距離L/高さHの比を1以上 とすることができる。このように距離Lを10 m以内 とすることにより後に説明するCMP工程において、突 起源38をほぼ完全に研算してグローバルな平坦化を実 現することが可能となる。すなわち、CMP研磨は、幅 の広い大面積パターンを平坦化することは困難である が、幅の狭い微細なパターンはこれを完全に平坦化する ことができるためである。この場合、幅10μmのパタ ーンはほぼ微細パターンとすることができ、CMP研磨 によりほぼ完全に平坦化することが可能である。また、 距離L/高さHの比を1以上とすることにより突起部3 8の折れを防止し、CMP研磨により研磨して除去する ことが可能である。仮に距離L/高さHの比が1以下で ある場合には突起部38が折れ、この破片がCMP研磨 の際のスクラッチの原因となる恐れがある。 しかし、本 実施の形態lのように距離L/高さHの比がl以上であ ればそのような恐れは生じない。

100471 次に、図10に示すように、層間絶縁疑3 5をCMP社により研節する。この際、研修パッド39 は、突起部38に選択的に接触し、突起部38を選択的 に研磨することとなる。なお、研磨パッド39としては 使質パッドを用いることもできるが、層間絶縁膜35に は突起部38等の微細パターンのみが存在するため軟質 パッドを用いることができる。軟質パッドを用いること により、層間絶縁膜35の表面のダメージを抑制し、よ りソフトなCMP研磨を行うことが可能となる。

【0048】上記のCMP研磨の結果、図11に示すように、層間絶縁膜35の表面の段差36が解消され、かつ、グローバルな平坦化が行われる。

【0049】なお、本実施の形態1では、上記の通り、 高温に加熱する工程を経ずに層間急機関35を平地化す ることができるため、ピット線31、蓄積容量33の下 部電機あるいはプレート電極に耐熱性に乏しい金盤ある いは金属化合物を用いることができる。金属あるいは金 風化合物とには、タングステン、タングステンシリサ イド、チクンまたは窒化テタンを例示することができる。また、蓄程容量33の容量能速度にも耐熱性の低い たとえば酸化タンタル等を用いることができる。このよ たとえば酸化タンタル等を用いることができる。このよ 12

うに金属、金属化合物あるいは酸化タンタルを用いることにより、各部材の導電性を向上し、あるいは誘電率を 高めて、DRAMの性能の向上と高集積化への対応を容 品にすることができる。

【0050】次に、図12に示すように、接続孔40を 関ロし、接続孔40に接続部材41を形成し、さらに配 練42を形成する。

【0051】接続孔40比公知のフォトリソグラフィお はびエッチング技術を用いることができるが、本実施の 10 形態10場合、層間急碌聴35がグローバルに平坦化さ れているため、フォトリソグラフィの酚のフォーカスマ ージンを向上することができ、十分なマージンをもって 接続孔40を開口することができる。また、十分なマー ジンの存在により周辺回路領域の集積度を向上し、チッ ブサイズを縮小することも可能である。

[0052] 接続部材 41 は、たとえばタングステンか らなるプラグとすることができる。この場合接着層とし でチタンあるいは室化チンを用いることができる。な お、タングステン、室化チタンおよびチタンは、公知の 20 CV D 法あるいはスパック法により形成することができ

【0053】配線42は、たとえばアルミニウムまたは 鋼を主導電層とし、チタンまたは窒化チタンによりサン ドイッチされた構造とすることができる。アルミニウム または銅、チタンまたは窒化チタンは、公知のCVD法 あるいはスパッタ法により形成することができる。

【0054】最後に、図13に示すように、層間絵練類 43を準積し、上記と同様の方法により接続孔44、接 統部材45および配線46を形成し、さらに層間絶線頭 5047を埋積して、本実施の形態1のDRAMがほぼ完成 する。層間絶線膜43、47は、たとえばプラママV D法により埋積されたシリコン酸化膜とSOG膜との構 層膜とすることができるが、SOG膜を用いずに、プラ ズマCVD法により堆積されたシリコン酸化機を厚く堆 積してCMP法により準備されたシリコン酸化機を厚く堆

【0055】本実施の形態1の半導体集積回路装置の製

造方法によれば、層間絶縁膜35の平坦性を向上することができ、その後の工程の配線の短絡あるいは断線を防止し、また、フォトリングラフィのプロインマージンをの向上してDRAMの信頼性を向上するとともにチップサイズの総小を図ることができる。さらに、高温の熱工程を用いないため、ビット線31、高禄容量33の下部電検おとびアレート電機あるのいは安重地線比全級人を属化合物を用いることができ、DRAMの性能の向上と高集積化の対応を図ることができる。また、層間絶縁膜35に非熱溶離性のシリコン酸化模を使用して吸促性を世番することができる。

【0056】なお、層間絶縁膜47の上層にさらに配練 圏を同様の方法で形成し、さらに多層な配線とすること 50 が可能である。 1.3

【0057】(実施の形態2)図14〜図16は本実施の形態2の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。

【0058】本実施の形態2の製造方法は、実施の形態 1における図3の工程までは同様である。したがって、 その説明は省略する。

10059 | 実施の形態 1と同様に、選択MISFET Qt、p形MISFETQpおよびn形MISFETQ Dを形成した後、図14にデオように、層面触線数48 を堆積する。さらに、選択MISFETQLの形成され る領域以外の側域および頻準領域にレジスト49を形成 する。

【0061】次に、図15に示すように、レジスト49 をマスクとして、公知のエッチング技術を用い、層間絶 線線48をエッチバックする。このようにた面離パター ン51のみをエッチバックすることにより、層間絶縁膜 48に大面別パターン51がなくなり、層間絶縁膜48 の表面には突起部52および微細パターン50のみが形 成された状態となる。

[0062] なお、境界領域におけるレジスト49の端都の位置を制御し、灾起部52の距離しを 10μ m以 内、あるいは、距離レ/高さHの比を1以上とすることができることは実施の形態1と同様である。

【0063】次に、図しちに示すように、層関発練費4 &をCMP注により研磨する。この際、研磨パッド39 は、突起部52および微細パターン50に選択的に影験 し、突起部52および微細パターン50を選択的に研磨 することとなる。なお、研磨パッド39としては硬質パッドを用いることもできるが、軟質パッドを用いる間の 絶縁練48の表面のダメージを抑制し、よりソフトなC MP研磨を行うことできることは実施の形態1と回様で みろ、

【0064】上記のCMP研密の結果、層間総縁版48 の表面はグローバルな平坦化が行われる。なお、本実施 の形態2では、上記の通り、高温に加熱する工程を経ず に層間絶縁版48を平坦化することができるため、ゲー ト電極28に削熱性に足しい金融あるいは金属化合物を 用いることができる。金属めるいは金属化合物として 14

は、タングステン、タングステンシリサイド、チタンま たは変化チタンを例示することができる。このように金 展あるいは金属化合物を用いることにより、ゲート電極 25の導電性を向上し、DRAMの性能の向上と高集積 化への対応を容易にすることができる。

【0065】なお、この後の工程は実施の形態1と同様であるため質明を省略する

【0066】未来幾の形態2の半導体集積回路装置の製造方法によれば、層間絶縁模48の平坦性を向上するこ 10 とができ、その後のフォトリングラフィ工程のプロセス マージンを向上してDRAMの信頼性を向上するととも にケンプサイズの縮小を図ることができる。さらに、高 編の熱工程を用いないため、グート電板25に金属、金 原合物を用いることができ、DRAMの性能の向上と 高葉単化への対応を図ることができる。また、層間絶縁 板48に非然溶離性のシリコン酸化膜を使用して吸湿性 を改善することができる。

【0067】(実施の形態3)図17~図21は本実施 の形態3の半導体集積回路装置の製造方法の一例をその 20 工程順に示した断面図である。

【0068】本実施の形態3の製造方法は、実施の形態 1における図5の工程までは同様である。したがって、 その説明は省略する。

【9069】実施の形態1と同様に、蓄積容量33を形成した後、図17に示すように、層間絶線模53を堆積する。さらに、接続礼54を形成し、接続礼54に接続 18材55を形成し、層間絶線模53上に配線56を形成する。

【0070】蓄積容量33の上部の層間絶縁膜53は、 蓄積容量33の存在によりその高さに相当する分だけ環 高が高くなっており、大面積パターンを形成している。 また、裏荷容量33の形成されないその他の領域(周辺 回路領域)では、層間絶線を53の標高は低くなっており、 両宿域の境界領域には段差36が形成されている。 このように、周辺回路環域の構高が低くなっているため、接破孔64の間にには有すである。すなわち。 続税240の間にには有すである。すなわち。 続税3540の間にには有すである。すなわち。 様税4540の間にには有すである。すなわち。 境税4540の高集物化を実現し、チップサイスの縮小を 関域における高集物化を実現し、チップサイン縮440。 図って、DRAMの高集物化に対応することが可能とな

【0071】接続孔54、接続部材55および配線56 は、実施の形態1の接続孔40、接続部材41および配 線42と同様とすることができる。

【0072】また、層間絶縁膜53を非熱溶験性のシリコン酸化膜とすることができることは実施の形態1と同様である。

【0073】次に、図18に示すように、層間絶縁膜5 3の上層に、配線56を覆う層間絶縁膜57を堆積す

50 る。層間絶縁膜57には、層間絶縁膜53の形状を反映

15

して段差36が形成されている。また、層間絶縁膜57 は 展開絶録牒53と同様に非禁窓融件のシリコン酸化 膜とすることができる。

【0074】さらに、層間絶縁膜57の標高の低い領域 および境界領域を覆うようにレジスト58を形成する。 レジスト58の形成は公知のフォトリソグラフィ技術を 用いることができる。

【0075】次に、図19に示すように、レジスト58 をマスクとして、公知のエッチング技術を用い、層間絶 **緑障57をエッチバックする。このように萎積容量33** の形成された領域の層間絶縁障5.7のみをエッチバック することにより、標高の高い領域がなくなり、蓄積容量 3.3の形成された領域とそれ以外の領域との標高がほぼ 同じとなることは実施の形態1と同様である。また、境 界領域におけるレジスト58の端部の位置を制御し、突 起郎59の距離しを10mm以内、あるいは、距離し/ 高さHの比を1以上とすることができることは実施の形 鯱1と同様である。

【0076】次に、図20に示すように、層間絶縁磨5 7をCMP法により研磨し平坦化する。この平坦化の際 に硬質研磨パッドあるいは軟質研磨パッドを用いること ができることは実施の形態1と同様である。このCMP 研磨の結果、図20に示すように、層間絶縁勝57の表 面の段差36が解消され、かつ、グローバルな平坦化が 行われる.

【0077】なお、本実施の形態3では、上記の通り、 高温に加熱する工程を経ずに瞬間絶級膜57を平坦化す ることができるため、ビット線31、蓄積容量33の下 部電極あるいはプレート電極に耐熱性に乏しい金属ある いは金属化合物を用いることができ、また、蓄積容量3 3の容量絶縁際にも耐熱性の低いたとえば酸化タンタル 等を用いることができる。さらに、接続部材55および 配線56についても耐熱性に乏しい金属あるいは金属化 合物を用いることができる。金属あるいは金属化合物と しては、タングステン、タングステンシリサイド、チタ ン、変化チタン、アルミニウムあるいは鋼を例示するこ とができ、このように金属、金属化合物あるいは酸化タ ンタルを用いることにより、各部材の導電性を向上し、 あるいは誘葉率を高めて、DRAMの性能の向上と高集 積化への対応を容易にすることができることは実施の形 態1と同様である。

【0078】次に、図21に示すように、接続孔60を 開口し、接続孔60に接続部材61を形成し、さらに配 線62を形成する。さらに層間絶縁膜63を形成し、本 実施の形態3のDRAMがほぼ完成する。

【00.79】接続孔60は公知のフォトリソグラフィお よびエッチング技術を用いることができるが、本実施の 形態3の場合 層間絶縁障57がグローバルに平坦化さ れているため、フォトリソグラフィの際のフォーカスマ ージンを向上することができ、十分なマージンをもって 50 【図面の簡単な説明】

接線孔60を開口することができる。また、十分なマー ジンの存在により周辺回路領域の集積度を向上し、チッ プサイズを縮小することも可能である。

【0080】接続部材61 配線62および層間絶縁障 63については実施の形態1の接続部材41、配線42 および層間絶縁膜43と同様であるため説明を省略す

【0081】本実施の形態3の半導体集積回路装置の製 造方法によれば、層間絶縁膜57の平坦性を向上するこ 10 とができ、その後の工程の配線の短絡あるいは断線を防 止し、また、フォトリソグラフィのプロセスマージンを 向上してDRAMの信頼性を向上するとともにチップサ イズの縮小を図ることができる。さらに、高温の熱工程 を用いないため、ビット線31、蓄積容量33の下部電 極およびプレート重極、容量絶縁膜あるいは接続部材5 5および配線56に金属、金属化合物を用いることがで き、DRAMの性能の向上と高集積化への対応を図るこ とができる。また、層間絶縁膜57に非熱溶融性のシリ コン酸化膜を使用して吸湿性を改善することができる。 【0082】なお、層間絶縁膜63の上層にさらに配線

層を同様の方法で形成し、さらに多層な配線とすること が可能である。 【0083】以上、本発明者によってなされた発明を発

明の実施の形態に基づき具体的に説明したが、本発明は 前記実施の形態に設定されるものではなく、その要旨を 洗脱しない範囲で種々変更可能であることは言うまでも tour

【0084】たとえば、上記実施の形態1~3では、D RAMの製造方法を例示したが、たとえば、メモリ領域 30 を同一チップに搭載したロジック半導体集積回路装置等 に適用してもよい。 [0085]

【発明の効果】本顧において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば以 下のとおりである。

【0086】(1)上層の配線と下層の配線とを絶縁す る層間絶縁膜を熱ストレスを加えることなく平坦化する ことができる。

【0087】(2) 層間絶縁膜の平坦化により、その後 40 のフォトリソグラフィ工程でのフォーカスマージンを向 上し、配線の断線あるいは無絡を防止して、半導体集積 回路装置の歩留主りおよび信頼性を向上するとともに耐 熱性の低い材料を使用して半導体集積回路装置の性能を 向上することができる。


【0088】(3)フォトリソグラフィ工程でのフォー カスマージンを向上して、高集積化に対応し、チップサ イズを縮小することができる。

【0089】(4)上層の配線と下層の配線とを接続す る接続孔のアスペクト比を低減することができる。

(10)


	17			1.
	【図1】実施の形態1の半導体集積回路装置の製造方法		2 1	pウェル
	を適用するDRAMの一例を示した平面図である。		22	nウェル
	【図2】実施の形態1の半導体集積回路装置の製造方法		2 3	pウェル
	の一例をその工程順に示した断面図である。		2 4	ゲート絶縁膜
	【図3】実施の形態1の半導体集積回路装置の製造方法		2.5	ゲート改極
	の一例をその工程順に示した断面図である。		2.6	キャップ絶縁膜
	【図4】 実施の形態 1 の半導体集積回路装置の製造方法		2 7	低濃度不純物半導体領
	の一例をその工程順に示した断面図である。		2 8	サイドウォール
	【図5】実施の形態1の半導体集積回路装置の製造方法		2 9	高濃度不純物半導体領域
	の一例をその工程順に示した断面図である。	10	3 0	
	【図6】実施の形態1の半導体集積回路装置の製造方法		3 1	ピット線
	の一例をその工程順に示した断面図である。		3 2	配線
	【図7】実施の形態1の半導体集積回路装置の製造方法		33	蓄積容量
	の一例をその工程順に示した断面図である。		34	層間絶縁膜
	【図8】実施の形態1の半導体集積回路装置の製造方法		35	層間絶縁膜
	の一例をその工程順に示した断面図である。		36	段差
_	【図9】実施の形態1の半導体集積回路装置の製造方法		37	レジスト
	「図9」 天施の形態10千等降果積四路装置の製造方法 の一例をその工程順に示した断面図である。		38	突起部
	の一例をその工程順に示した新聞図である。 【図10】実施の形態1の半導体集積回路装置の製造方		39	天起印 研磨パッド
	法の一例をその工程順に示した断面図である。	20	40	接続孔
	【図11】実施の形態1の半導体集積回路装置の製造方		41	接続部材
	法の一例をその工程順に示した断面図である。		42	配線
	【図12】実施の形態1の半導体集積回路装置の製造方		43	層間絶縁膜
	法の一例をその工程順に示した断面図である。		44	接続孔
	【図13】実施の形態1の半導体集積回路装置の製造方		4 5	接続部材
	法の一例をその工程順に示した断面図である。		4 6	配線
	【図14】実施の形態2の半導体集積回路装置の製造方		47	層間絶縁膜
	法の一例をその工程順に示した断面図である。		4 8	層間絶縁膜
	【図15】実施の形態2の半導体集積回路装置の製造方		49	レジスト
	法の一例をその工程順に示した断面図である。	30	50	微細パターン
	【図16】実施の形態2の半導体集積回路装置の製造方		5 1	大面積パターン
	法の一例をその工程順に示した断面図である。		5 2	突起部
	【図17】実施の形態3の半導体集積回路装置の製造方		5 3	層間絶縁膜
	法の一例をその工程順に示した断面図である。		5 4	接続孔
	【図18】実施の形態3の半導体集積回路装置の製造方		5 5	接続部材
	法の一例をその工程順に示した断面図である。		5 6	配線
	【図19】実施の形態3の半導体集積回路装置の製造方		5 7	層間絶縁鸌
	法の一例をその工程順に示した断面図である。		5 8	レジスト
	【図20】実施の形態3の半導体集積回路装置の製造方		5 9	突起部
	法の一例をその工程順に示した断面図である。	40	60	接続孔
	【図21】実施の形態3の半導体集積回路装置の製造方		6 1	接続部材
	法の一例をその工程順に示した断面図である。		62	配線
	【符号の説明】		63	層間絶縁膜
	16 周辺回路領域		1. 2	三離
	17 メモリアレイ領域		н й	í č
	18 半導体基体		Qn	
	19 浅溝茶子分離領域		Qp	
	20 n 7 x //		Qt	-
			- •	~~~






[図2]


2 2




[図3]




[图4]




[図5]




[図6]




[図7]








(14)







(15)

[図11]







[図12]




(16)






(17)







[图16]




[図20]




[217]




[2] [8]



[図19]



[図21]



フロントページの続き

(72)発明者 池田 典昭 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内